2007/11改訂　　　 　　

FPGAオンチップ計測ツール[Leading EdgeEdition 4.6]
FPGAオンチップ計測＆RTLデバッグツール[PowerEdge Edition 4.6]
FPGAオンチップ計測・RTL＆PSLオンチップ検証ツール[Platform Edition 4.6] 最新カタログ→こちら  4.7まもなくリリース!!!
DLIはあらゆるタイプのFPGA用の、複雑なデザインのモニタ及びデバッグの新手法オンチップインスツルメンテーショ
ン（計測）ツールです。DLI 環境で、 デザイナは、 DLI IPコアライブラリ内でインスツルメンテーションをシームレスに選
択することができ、デザイン内に組み込む事が可能です。DLIデザインファイルをダウンロードし、インスツルメンテーシ
ョンを対象FPGAに組み込んだ後、DLIコアコントロール＆ディスプレイツールにより、デバッグ、ロジック信号及びトラン
ザクションの解析、バスのモニタ、ロジックイベントの記録が可能です。
デザインフェーズではDLIソフトウェアのインスツルメントを、RTLコードとして扱います。GUIによりインスツルメントモジ
ュールを選んでコンフィグをおこないます。DLIは自動的に選ばれたモジュールをVerilogもしくはVHDLのデザインへ挿
入します。合成、P&R、デバイスプログラミングした後は、FPGA内で起こっている事象を、追加コントロール機能、ディ
スプレイ機能を使用して解析します。
Platform Edition 4.6
このエディションは、従来のDLIの機能に加えて、トリガIPコアと複雑なPSL機能を、接続できる特長があります。同じプラットフォームでPSLアサーションとDLI用計測IPコアを接続することにより、従来の手法では得ることのできないデバッグ可能性を大きく広げます。PSLプロパティをVerilog/VHDLへトランスレーションし、IPアサーションチェッカーユニット（ACU）を生成し、ユーザデザインへ組み込みます。超高速デザイン周波数で動作し、オンチップで直接計測＆検証が可能。さらに、PSLインクリメンタル解析機能により、再合成不要のデバッグが可能になり、PSLハイレベルシステム仕様により、クリティカルなバグを早期に超高速で検出できます。　　バージョン4.6詳細はこちら

インスツルメンツ

DLIソフトウェアは、広範囲の計測モジュールの中から選択して使用できます。これらのモジュールにより、ユーザは

全てのFPGA内もしくはASICの信号及びノードを表示することが可能です。

ロジックアナライザIP(3種類)
�@パラレルトリガ（ＰＴ）	�Aシリアルトリガ（ＳＴ）	�Bグリッチデテクタ（ＧＤ）

マルチコンディショナルトリガ(2種類）
�Cロジックエクェーション（方程式）モジュール（ＬＥＭ）	�Dユーザロジックモジュール（ＵＬＭ）

メモリレジスタ	トランザクションレジスタ
�Eヒストリレジスタ（ＨＲ）	�Fトランザクションレジスタ（ＴＲ）

RTLロジックデバッグIP	デザインロブストネスIP
�Hスイッチ/LED	�G擬似ランダムジェネレータ（ＰＲＧ）

バスモニタIP(2種類)
�Jトラフィックアナライザ（ＴＡ）	�Kバスレンジチェッカ（ＢＲＣ）

PowerEdgeEditionでのみ使用可能IP	RTLロジックデバッグIP
	�IHDL フォールトファインダ（ＦＦ）
■自動及びマニュアルによるウオッチポイント挿入
■デバッグフェーズでいかなるウォッチポイントもブレークポイントへ変換
■ブレークポイントをインスツルメンツ上もしくはコード上に設定
■ステップ毎にコード実行、記録、表示
■同時イベント記録及び表示
■インスタンスレベルまでのトレース及びデバッグ機能
■ブレークポイント上での自動トレース表示
■波・形に対するHDLコードの2重表示

　　　　　　　　　

DLIコアジェネレータ

計測コアを簡単に選択して組み立てることができ、複雑な計測チェ−ンを構築できます。

DLIコアインサータ

インスツルメンツをVerilogもしくはVHDLデザインの中に挿入して、信号ノードに　自動的に接続できます。

DLIコアコントロール&ディスプレイ

組み込まれたインスツルメンツから発生したデータをモニタリングし、直接表示することが

できます。離れたサイトからターゲットへアクセスしてデバッグする際のプラットフォームに

なります。

　　　　　　　　　　　　　　　　　　　　　　　

最先端のソリューション

先端の機能により、DLIは業界で最も完全で独立したツールになりました。

■インスツルメンツの広範囲な選択

■トリガ、ヒストリレジスタ、グリッチデテクタ、トラフィックアナライザ条件設定、LEMは再コンパイル無しで変更可能

■複数FPGAベンダーから独立したプラットフォーム

■容易なツールセットアップ

■マルチプルデバイス環境でも同一ウィンドウでデバッグ

■ユーザで定義可能なIPコアインスツルメンツ

■いかなるXilinx社、アルテラ社のFPGAデバイスもしくは混在も可能

■さらに高度なデバッグ環境をC/C++、TCL、スクリプトで記述して構築

他のソリューションとの比較＋独自の新機能！

最大の特長1

FPGAベンダー・合成ツールに依存しないマルチベンダー対応。

貴社でご使用のザイリンクス社、アルテラ社FPGAデバッグが同じデバッグ環境でおこなえます。

しかもUSBドングルを使用して、外部にも容易に持ち出し可能。重いﾛｼﾞｱﾅは不要です。

トリガの自由で複雑な組み合わせが可能：

LAでは出せない様々な組み合わせが無制限に可能。VerilogもしくはVHDLにて貴社独自のトリガ設定条件を構築：

ユーザロジックモジュール（新機能）従って、必要なIPコアのみがFPGAにインプリでき、リソースの削減が可能。

使用FPGAリソースはウィンドウのプロパティで表示。

長い波形観測も計測IPコアの直列接続で、より少ないリソース、より高速でフレキシブルな観測環境構築が可能。

デバッグウィンドウ

分かりやすい波形ビューワで得た波形は、FPGAの内部BｌockRAMにストア後、PCへ転送されます。

VCDファイルで落とし、汎用のRTLデバッガでもデバッグ可能。

最大の特長２

ピンアサイン：FPGA毎にわずか4ピン（＋クロック1本）しか使用しません。LAと比べてピンネック時非常に有利。

JTAGチェーン&専用インスツルメンテーションチェーンの構築により、FPGAコンフィグ、デバッグのイタレーション

を加速。バージョン4.5では、JTAG使用も可能になりました。目的に合わせた選択が可能に!!!

専用インスツルメンテーションtチェーンの構築により、例えば１つのFPGAでの観測波形を隣のFPGAのブ

ロックRAMに保存、なども可能。もちろんFPGAベンダーには依存しません。

最大の特長３

超高速・高信頼性デバッグ：市販JTAGケーブル経由のコンフィグ＆デバッグで不安定さ、ないですか？？

全くない、という方にはお勧めいたしませんが、RTLデバッガとしては類を見ない超高速・高信頼性デバッグ（現状

最大60MHｚ）で複数FPGAデバッグでもストレス皆無。これこそが次世代ネットワークベースRTLオンチップデバッ

ガの必須条件です！！！しかもバストラフィック解析はリアルタイムJTAGチェーン使用もしくは専用インスツルメンテ

ーションチェーンの構築により、FPGAコンフィグ、デバッグのイタレーションを加速。

最大の特長４

バス負荷監視機能（選択された4つの信号のバス占有率を％で表示、オーバーフロー、エンプティ<空>、平均値な

ども回数表示）。非同期・複数クロック使用時、シミュレータでのバス負荷計算では予測し得る限界があり、しかも時

間がかかりすぎです。DLIは60MHzまでのデバッグ速度を、用途・ご予算に応じたデバッグ環境構築が容易に可能

です。

リアルタイムでのバストラフィック解析は、今後増大するVirtex�UProなどのエンベデッドデザインの検証に

は必須！Read/Writeの回数によるバス負荷をリアルタイム観測(最大60MHz)高価なトランスポートアナラ

イザの機能の一部を実現。

最大の特長５

ネットワークでのRTL・FPGAデバッガとして充実したハードウェア：

■バッチでのデバッグ時は、お手持ちのJTAGケーブル経由。

■通常の波形保存観測には、高信頼性コンフィグ＆デバッグ専用パラレルケーブル（オプション：PDP2A）。

■さらにUSBインタフェースでの最大70-80MHz超高速デバッグ機能（オプション：TemTagUSB)は、ASICシミュレータ

では殆ど動かない数百万ASICゲートレベルデバッグも現場でノートPCで楽々デバッグ。

■外部観測ツールなどへの同期も可能。

その他の特長

○市販ソフトウェアデバッガ(MultiICEなど）とのソフトウェア・ハードウェア統合デバッグ環境により、アプリケーションを

流しながら、バスの負荷解析、ハードウェアデバッグも複数のFPGAデバッグウィンドウを使用した同時デバッグで可

能にしました。

○FPGAでのデバッグ環境を基にした独創的なコンセプトによりASICデバッガの価格と桁が違う低価格！

○今後同社が開発加速するデバッグIPの開発。容易なバージョンアップで、高度なデバッグが可能になります。

カスタマー成功例

「DiaLiteインスツルメンツデバッグツールは、先端のアーキテクチュア及び汎用性があり、我々の開発サイクルを短

縮し、ブレークスルーパフォーマンスを達成するのに非常に役に立った」

M.Mangog Computer Lab マネジャ、Galileo Avionica