|
| SystemC→RTL(Verilog/VHDL)合成ツール SystemCrafter SC Ver.3.0 |
| SystemC はシステムモデリング及び検証ツールとして開発されましたが、ハードウェアを生成するには、まだ人手での変換が必要です。SystemCrafter SCは、SystemCをRTLへ素早く合成することにより、このプロセスを自動化します。また、合成された回路のSystemC記述も生成し、現状のテストハーネスを使用して合成されたコードの検証にも使用可能です。 |
|
|
|
■スケジューリングのクリティカルなステップ（クロックサイクルアロケーション）及びアロケーション（ハードウェア再利用）のコントロールが可能。 ■予想可能でコントロール可能な合成結果により、デザイナーのご要望にお応えできます。 ■現在お持ちのC++ コンパイラの開発環境でハードウェア及びシステムを開発し、検討を重ね、デバッグし、合成できます。 ■実行可能なSystemCを高速に動作させることにより、対象デザインを検証できます。 ■ハードウェアを生成したい場合に、コンパイラをコンフィグし、SystemCrafter SCを自動的に動作。 ■新たなGUI習得不要。 |
|
|
|
●SystemCからハードウェア(VHDL/Verilog)へ合成。Verilog ●システレベルデザイン及び協調設計 ●カスタムFPGAコ・プロセッシング及び汎用FPGAボードを使用したハードウェアアクセラレーション |
 |
|
現在お持ちのC++開発環境を使用して、、、、、 ・初期SystemC記述を開発 ・テストベンチ記述 ・記述のデバッグ、シミュレーション及び検証 ・デザインをハードウェア部、ソフトウェア部及びインタフェース部へ切り分け ・テストベンチを使用して切り分けされた記述を検証 ・さらに効果的なハードウェアの記述へ検討 ・トレードオフ ・テストベンチを使用して検討後の記述を検証 ・SystemCrafter SCは、SystemC記述のハードウェア部分及びこの合成された回路のSystemC記述をRTLへ合成 ・合成されたSystemCモデルを検証 現在お持ちのHDL合成ツール及び現状のハードウェアフローをそのまま使用(Xilinx XST及びProject Navigator) ・生成されたVerilog/VHDLを動作可能なハードウェアへ合成 |
|
|
 |
|
|
|
|
 |
|
|
|
|
|
●どなたでもお手持ちのラップトップPCで使用可能な低価格設定 ●C++にハードウェア記述用に業界標準の機能を追加したSystemCを使用 ●SystemCrafter GUIもしくはお手持ちのC++開発環境で、ハードウェア及びシステムを設計、デバッグ及びシミュレーション ●記述は短時間、シミュレーションも高速、保守性も良く、解読性も良い ●SystemCからVHDLへの変換に要する時間を大幅に削減、エラーのない変換が可能 ●ハードウェア及びソフトウェアを同じフレームワークで開発 ●Microsoft Visual C++及びGNU GCCの様なメジャーなC++コンパイラと完全互換 ●Xilinx XST合成ツールと完全互換 ●プラットフォーム：Windows2000/XP/Vista ライセンス ●永久ライセンス・ノードロック ●本数無制限サイトベース（打合せ要） ●本数無制限プロジェクトベース（打合せ要） ●期間限定ライセンス 価格 ●ライセンスSystemCrafter SC3.0：年間無償保証込み、永久ライセンス、マイナーチェンジアップグレード込み
\550,000(消費税別）次年度保守費20%。
●SystemC開発ボード：ボードは初期不良のみ、3ヶ月間無償保証です（詳細はご確認下さい）→ボード一覧
|
 |
|
SystemCは、標準のソフトウェアコンパイラを使用して、業界標準のモデリング及びハードウェア／システムの検証を提供します。標準のC++コンパイラを使用してSystemCをシミュレーションする必要があるもの、すなわち、 Microsoft Visual C++もしくはGNU GCCは、SystemC Website(www.systemc.org)からダウンロード可能です。SystemCは、C++用に、ハードウェア構成及びコンセプトを記述するクラスライブラリのセットから構成されています。これにより、ハードウェア、ソフトウェア及びインタフェースのサイクルアキュレートなモデルを開発でき、お手持ちのC++開発環境でシミュレーションし、デバッグできます。 SystemCにより、同じテストベンチを使用して初期デザイン、正確なデバッグが可能になります。SystemCは、標準のC++を使用しているので、ハードウェア及びシステムデザイナは、ソフトウェアエンジニアの数年間の生産性を得ることが可能です。SystemCはVHDLやVerilogよりコンパクトなので、記述が速く、解読も容易です。その結果、早期に検証を終えることが可能になります。 |
 |
|
テクノロジ ハードウェア及びデザインの設計に、C++を使用する利点は多くありますが、近年まで、言語は主要なハードウェアコンセプトを記述する為の不可欠なコンストラクツが欠けていました。現在SystemCの出現により、これらは幅広くサポートされ、ドキュメント化が進んでいます。 C++からハードウェア及びシステムへのコンパイル 何年もの間、C++もしくはC言語はハードウェア及びシステム開発の初期用として使用されてきました。これらの言語は幅広く知られ、記述が速く、実行可能な仕様を得やすく、高速なシミュレーションが可能だからです。標準のアルゴリズムのCもしくはC++バージョンは、幅広く受け入れられ、容易に設計資産の再利用ができ、流通しているコードも入手できます。システムレベルデザイン用には、単一のワークフレームで記述されたハードウェア及びソフトウェアが可能です。難点は、C(++)言語は、タイミングや並行処理などのいくつかの重要なハードウェアコンセプトをサポートしていませんでした。また、これらの言語は人手で、VerilogもしくはVerilog/VHDLのようなハードウェア記述言語に変換する必要がありました。このステップには、特別なリソースが必要で時間を多く消費し、見つけにくいエラーも含みました。 最初の問題を解決したのがSystemCで、2つ目の問題を解決したのがSystemCrafter SCに代表されるツールで、SystemCをRTLへ自動変換します。 |
○お問い合わせ ○SystemCrafter SCカタログ→こちら |